Skip to content
/ structural-mux Public template

Simulação 05 - Verilog Estrutural, instanciando e conectando módulos novamente

Notifications You must be signed in to change notification settings

DC-UFSCar/structural-mux

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

22 Commits
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Repository files navigation

Verilog estrutural, instanciando e conectando módulos novamente

Implemente um multiplexador de 4x1 a partir da combinação de várias instâncias do módulo fornecido:

module mux2byte (
    input [7:0] a, b, 
    input sel, 
    output [7:0] out);
    assign out = sel ? b : a;
endmodule
  • Note que cada porta recebe um byte e não um único fio;
  • Por isso, é necessário declarar os fios intermediários;
  • Instancie e ligue os muxes que julgar necessários;

Referências

About

Simulação 05 - Verilog Estrutural, instanciando e conectando módulos novamente

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published

Contributors 2

  •  
  •